怎么利用D触发器或D锁存器构建一个仲裁器

如何利用D触发器或D锁存器构建一个仲裁器
如何利用D触发器或D锁存器构建一个仲裁器，用来比较两条线路的快慢，第一条线路快的时候输出1，第二条快的时候输出0， 谁能给出verilog代码
------解决思路----------------------
没有题目细节，无法进一步回答