如题，比如说在10000个时钟周期内均匀输出30个脉冲？
------解决思路----------------------
除不尽怎么均匀输出？只有用数字锁相环才能实现。
------解决思路----------------------
计数器可以实现任何种类的分频。
------解决思路----------------------
要求低的话简单，要求高的话就用数字锁相环吧～
详细解决方案
FPGA怎么实现在特定始终周期内均匀输出可变个数的脉冲
热度：182 发布时间：2016-04-25 08:33:50.0
如题，比如说在10000个时钟周期内均匀输出30个脉冲？
------解决思路----------------------
除不尽怎么均匀输出？只有用数字锁相环才能实现。
------解决思路----------------------
计数器可以实现任何种类的分频。
------解决思路----------------------
要求低的话简单，要求高的话就用数字锁相环吧～
相关解决方案
- 关于zigbee+FPGA 请问一上
- 关于zigbee+FPGA 请问一下
- FPGA 是在这议论吗
- FPGA 是在这讨论吗解决方法
- FPGA：找不到Virtex-7,该如何处理
- FPGA I2C配置SAA7114有关问题
- FPGA xilinx 程序调试出错,该如何解决
- Altera fpga ps配置求指点。
- FPGA SPI-Flash的控制,该如何处理
- FPGA SPI-Flash的统制
- 关于zigbee+FPGA 请问一上
- FPGA 是在这讨论吗,该怎么解决
- FPGA counter and FIFO解决办法
- FPGA 和 单片机 组建电路的仿真有关问题
- FPGA 异步时钟 多个状态机 的芯片验证有关问题
- 诚征网友（ASIC/FPGA 验证）,该如何解决
- FPGA 如果达到现在的CPU那种集成度的话需不需要散热系统？该怎么解决
- ARM9 + FPGA + LCD,该如何解决
- fpga verilog 8位加法器,该如何解决
- fpga verilog 八位加法器
- FPGA verilog学习笔记（二）命名规则
- SoC， PLD， FPGA， ASIC， CPLD， SPLD 的区别
- FPGA—Verilog层次化设计理解
- 【 FPGA 】控制数码管动态扫描显示的小实验
- 【 FPGA 】按键消抖与LED灯流动小实验
- 【 FPGA 】组合逻辑中的竞争与险象问题（五）
- 【 FPGA 】组合逻辑中的竞争与险象问题（三）
- 【 FPGA 】寄存器输出的不稳定态
- 【 FPGA 】FIR滤波器目录
- 【 FPGA 】FIR滤波器之 多个系数集问题以及 使用非整数实数的系数规范问题