Q:
杜老师：
你好！
我是一个刚接触滤波器和卫星信号解调的工程人员，前一段时间购买了由你主笔出版的《数字滤波器的Matlab与FPGA实现》一书，对我有很大的启发和帮助。
现在我有一些问题想向你请教，希望你能百忙之中抽出宝贵的时间看看。
现有Dqpsk调制系统，调制速率为480KBaud，发送端用根号下升余弦滤波器，系数a=0.35，调制到70MHz中频，接收端采用AD采样后再在xilinx v4 FGPA中进行解调的方法。AD前使用带通滤波器，带宽为36MHz，即52--88MHz，AD采样频率94.08MHz，14位输出，
即在AD采样后信号频谱搬移到24.08MHz，信号带宽应为480*（1+a）=648KHz，采用COSTAS环和迟早门进行载波恢复和时钟恢复，在进costas环前进行抽取，降低采样速率，使得costas环使用采样频率fs1=4*480=1.92MHz,因此抽取倍数为94.08/1.92=49。
根据你书中206页介绍采用5级CIC滤波器最好抽取3-7倍，有利于硬件实现，但使用IP核，可设定抽取倍数49，但频谱中通带非常小，可否用IP核实现49倍抽取，其后跟随一个低通滤波器，实现整个抽取过程。
另外IP核设置界面中设置数据速率与时钟频率相关参数部分，如果选择SAMPLE Period，则时钟频率与输入数据速率比值如何设，我认为应设为94.08*1000/480=196，但根据你217页设置是设为1。为什么？
如果选择了Frequency Specification 方式，则时钟频率是否设为94.08MHz，数据速率设为480KHz，
实际中可能因为种种原因，如要同时解决多个信号解调，信号的调制速率与我采用的采样频率不成整数倍关系，甚至在抽取后的采样速率fs1与信号速率不能实现理想的4倍或8倍等整数倍关系。这种情况下如何考虑整个解调环路的参数设计。
请杜老师给些建议。谢谢！
A: