题型总结

（一）数电

 

基本概念类:

同步逻辑和异步逻辑（1）

同步电路和异步电路（1）

同步复位和异步复位（8 52）

建立时间和保持时间（1）

摩尔型状态机和米勒型状态机（8）

阻塞赋值和非阻塞赋值（62）

亚稳态（1 13）

竞争冒险（7 29）

触发器锁存器和寄存器（49）

D触发器和D锁存器的区别（49）

异步信号如何同步（3）

多时域设计中，如何处理信号跨时域（8 53）

如何同步时序电路的延迟（4）

动态时序模拟和静态时序模拟的优缺点（9 55）

SRAM,FALSH MEMORY,DRAM，SSRAM 及 SDRAM 的区别（12）

CMOS MCU RISC CISC DSP FPGA ASIC PCI ECC DDR IRQ USB BIOS SDR（15）

FPGA设计流程（p23）数字IC设计流程（24）电子电路设计方案步骤（30）集成电路前端设计流程（43）集成电路设计流程（23）

常用逻辑电平（7）

Cache和Buffer区别（59）

嵌入式微控制器、嵌入式微处理器和嵌入式DSP区别（60）

DSP和通用处理器在结构上有什么不同（60）

芯片组（62）

时钟约束的概念和基本策略（2）

HDL语言的层次概念（4）

线与逻辑（7）

可编程逻辑器件有哪些（12）

常用逻辑电平（30）

16分频需要多少触发器（58）

PCI总线（62）

 

代码类：

状态机( 6 21 22 45)

序列检测器(22)

计数器(21)

分频器(19)

加法器(19)

 

 

搭电路类：

 

用逻辑门画出 D 触发器（17 57）

用与非门等设计全加器（10 46）

用 D 触发器做个二分频的电路？画出逻辑电路？(11 29)

用逻辑门实现AB+CD (42)

用与非门实现 Y=AB+C(D+E)  (55)

用D触发器做个4进制的计数器（48）

用一个二选一mux和一个inv实现异或（10 43）

 

 

其他类

 

利用4选1实现F(x,y,z)=xz+yz'（10 56）

用 Verilog 或 VHDL 写一段代码 ,实现消除一个 glitch （毛刺）(12)

用波形表示 D 触发器的功能（17）(44)

用 D 触发器做个 4 进制的计数 按照时序逻辑电路的设计步骤来：（19）

1、 写出状态转换表

2、 寄存器的个数确定

3、 状态编码

4、 卡诺图化简

5、 状态方程，驱动方程等

 

A,B,C,D,E 进行投票 ,多数服从少数 ,输出是 F(也就是如果 A,B,C,D,E 中 1 的个数比 0 多,

那么 F 输出为 1,否则 F 为 0),用与非门实现 ,输入数目没有限制？（与非 -与非形式）

先画出卡诺图来化简，化成与或形式，再两次取反便可  (56)

画出 DFF 的结构图 ,用 verilog 实现（18）

系统最高速度计算（最快时钟频率）和流水线设计思想（2）

组合逻辑的delay范围（14 43 53）

 

Verilog语法类

 

后面陆续完善和更新。。。。。。