首先用Pulse Generator 作为系统工作时钟提供时钟频率，Constant模块作为DDS模型中的频率控制字部分，此模型中的相位累加器模块是由simulink中的S_Function组成，由S函数实现相位累加的功能，接着是后面的相位截断部分。我做的截断是，32位的相位累加器取前16位作为查找表的寻址地址，后十六位作为相位截断位数。这部分功能是由Period SubSystem 模块实现，里面的constont3和constant4分别作为相位累加器的位数32和相位截断的位数16存在，内部的2^32和2^16是由数学函数模块中的pow函数实现的幂函数功能，舍掉后16位的值需经过一个roundingfunction 模块实现化小数为整数功能，里面将小数化为整数的几个函数功能主要有四舍五入函数，向上舍入函数（远离0值，向上舍入数字），向下舍入函数（靠近0值，向下舍入函数），返回整数函数（不论小数部分大小，舍去小数部分），此处选取的是四舍五入函数。正弦幅度值为16为，65536 x 16
理想DDS的输出频谱会在f=nfc+fo处出现输出的DDS波形信号与系统时钟相混频的差频分量谱线.