注释最好用英文，EDA对中文不友好
- 整数的表示
+/-<size>'<base_format><number>
eg: 4'd6 :4个bit的十进制数6:0101
'和基数B之间不允许空格；size不能是表达式的形式
详细解决方案
相关解决方案
- JAVA面试题-基础知识
- java口试-基础知识
- verilog 中的有关问题
- 内存储器相关（C/C++)基础知识
- 【共享】JAVA 2核心技术 第1卷：基础知识（第7版）
- 【共享】JAVA 2核心技术 第1卷：基础知识（第7版）
- 【共享】JAVA 2核心技术 第1卷：基础知识（第7版）
- 【共享】JAVA 2核心技术 第1卷：基础知识（第7版）
- 【共享】JAVA 2核心技术 第1卷：基础知识（第7版）
- 【共享】JAVA 2核心技术 第1卷：基础知识（第7版）
- JQuery Ajax步骤初实践，基础知识：serialize方法
- IBM WebSphere MQ 系列（1）基础知识
- FreeMarker 基础知识 表达式(摘引)
- ExtJs4学习札记一－－基础知识
- 原创：Web Analytics 网站分析 基础知识 Entry Page（进去页） 和 Landing Page（登陆页）
- 原创：Web Analytics 网站分析 基础知识 Unique Visitor（独一访问者）
- eclipse rcp 基础知识 总结
- zepto 基础知识(三)
- oracel 基础知识,该如何处理
- 〈JAVA 二 核心技术 基础知识/高级特性（第7版）》电子书+源码 推荐下载！
- android 基础知识（1）
- verilog 32x1 选择器解决思路
- verilog 32x1 选择器,该如何解决
- verilog 菜鸟的有关问题
- verilog 的一个语法，其中的parameter N = 2*M 什么意思？该怎么处理
- verilog crc小程序有关问题
- verilog hdl的编译器,该如何解决
- 用VHDL 语言或 Verilog HDL 语言设计一模块，具有计算增量式码盘走过脉冲数和鉴相功能。解决方案
- 51单片机学习笔记【零】——基础知识
- verilog-电平信号触发16进制计数器,该怎么解决