虽然只有一句话，但很重要，足以总结标题上的疑问？
输入端口可以由wire/reg驱动，但输入端口只能是wire；输出端口可以使wire/reg类型，输出端口只能驱动wire。
详细解决方案
相关解决方案
- verilog 中的有关问题
- 怎么学习java的io/输入输出
- verilog 32x1 选择器解决思路
- verilog 32x1 选择器,该如何解决
- verilog 菜鸟的有关问题
- verilog 的一个语法，其中的parameter N = 2*M 什么意思？该怎么处理
- verilog crc小程序有关问题
- verilog hdl的编译器,该如何解决
- 用VHDL 语言或 Verilog HDL 语言设计一模块，具有计算增量式码盘走过脉冲数和鉴相功能。解决方案
- verilog-电平信号触发16进制计数器,该怎么解决
- fpga verilog 8位加法器,该如何解决
- fpga verilog 八位加法器
- Java中 输入输出 、控制流程、大数值和数组
- Verilog 学习笔记-第二章Verilog 基础知识
- C++---------＞第二天，语言链接性、输入输出、封装、类、构造函数、对象、this指针
- 输入输出（IO）补充
- XTU OJ 1064 输入输出
- XTU OJ 1063 输入输出
- C#学习（面向过程）Day01——基本运算符、输入输出、数据类型转换、关系和逻辑运算符
- java基础（输入输出、控制流程、大数）
- C++语法基础——变量、输入输出、表达式与顺序语句习题——ACwing
- 《C++学习笔记》输入输出
- python01（输入输出）
- 【Verilog HDL 训练】第 09 天（按键消抖）
- Verilog 中的 function
- Verilog 中输入输出信号的类型？
- 【 Verilog HDL 】赋值冲突问题
- 【 Verilog HDL 】正确的变量访问思路
- 【 Verilog HDL 】清晰的时序逻辑描述方法之计数器的描述范例
- 【 Verilog HDL 】避免出现锁存器的组合电路描述方式