要计算一个D触发器的延时，
想了一个办法，就是用一个时钟CLK的上升沿去启动一个计时器，计时器的用了一个周期更小的时钟mclk然后去计算
从开始到输出Q时间段mclk上升沿的个数，来计算D触发器的延时，请问应该怎么做，always语句无法嵌套，想不到实现方法，
或者你有更好的方法来计算D触发器的延时，能给出具体代码就更好了，谢谢，很急啊
------解决思路----------------------
这么做有必要么？器件的速度参数应该是都有的～
详细解决方案
verilog怎么用一个时钟的上升沿去启动一个计时器
热度：258 发布时间：2016-04-25 08:32:31.0
要计算一个D触发器的延时，
想了一个办法，就是用一个时钟CLK的上升沿去启动一个计时器，计时器的用了一个周期更小的时钟mclk然后去计算
从开始到输出Q时间段mclk上升沿的个数，来计算D触发器的延时，请问应该怎么做，always语句无法嵌套，想不到实现方法，
或者你有更好的方法来计算D触发器的延时，能给出具体代码就更好了，谢谢，很急啊
------解决思路----------------------
这么做有必要么？器件的速度参数应该是都有的～
相关解决方案
- verilog 中的有关问题
- verilog 32x1 选择器解决思路
- verilog 32x1 选择器,该如何解决
- verilog 菜鸟的有关问题
- verilog 的一个语法，其中的parameter N = 2*M 什么意思？该怎么处理
- verilog crc小程序有关问题
- verilog hdl的编译器,该如何解决
- 用VHDL 语言或 Verilog HDL 语言设计一模块，具有计算增量式码盘走过脉冲数和鉴相功能。解决方案
- verilog-电平信号触发16进制计数器,该怎么解决
- fpga verilog 8位加法器,该如何解决
- fpga verilog 八位加法器
- Verilog 学习笔记-第二章Verilog 基础知识
- 【Verilog HDL 训练】第 09 天（按键消抖）
- Verilog 中的 function
- Verilog 中输入输出信号的类型？
- 【 Verilog HDL 】赋值冲突问题
- 【 Verilog HDL 】正确的变量访问思路
- 【 Verilog HDL 】清晰的时序逻辑描述方法之计数器的描述范例
- 【 Verilog HDL 】避免出现锁存器的组合电路描述方式
- 【 Verilog HDL 】寄存器数据类型（reg）与线网数据类型（wire，tri）
- 【 Verilog HDL 】基本运算逻辑的Verilog HDL 模型
- 【Verilog HDL】参数（Parameter）的作用案例
- Verilog HDL关于阻塞和非阻塞赋值的使用
- verilog RTL编程实践 笔记 第六课
- Verilog 和 C 区别
- (笔记)在Quartus II与ModelSim下仿真，对计数初值的设置问题(ModelSim)(Quartus II)(Verilog)
- Verilog $random用法 随机数
- verilog：可综合的function
- [Verilog]在module中使用$display()函數打印文件路徑和行號
- [Verilog]同步FIFO案例 --- 参数化的module