求高人指点：如何用verilog HDL实现延时1毫秒、2毫秒？芯片的时钟频率为50MHz。还望论坛里的前辈不吝赐教，感激不尽……
------解决方案--------------------
仿真延时还是综合延时？仿真用#50这样的，综合延时你就计数器打拍
------解决方案--------------------
可以。网上搜搜就知道应该怎么样互相调用了
详细解决方案
新人请问verilog HDL的延时有关问题
热度：503 发布时间：2016-04-25 08:45:48.0
求高人指点：如何用verilog HDL实现延时1毫秒、2毫秒？芯片的时钟频率为50MHz。还望论坛里的前辈不吝赐教，感激不尽……
------解决方案--------------------
仿真延时还是综合延时？仿真用#50这样的，综合延时你就计数器打拍
------解决方案--------------------
可以。网上搜搜就知道应该怎么样互相调用了
相关解决方案
- verilog 中的有关问题
- verilog 32x1 选择器解决思路
- verilog 32x1 选择器,该如何解决
- verilog 菜鸟的有关问题
- verilog 的一个语法，其中的parameter N = 2*M 什么意思？该怎么处理
- verilog crc小程序有关问题
- verilog hdl的编译器,该如何解决
- 用VHDL 语言或 Verilog HDL 语言设计一模块，具有计算增量式码盘走过脉冲数和鉴相功能。解决方案
- verilog-电平信号触发16进制计数器,该怎么解决
- fpga verilog 8位加法器,该如何解决
- fpga verilog 八位加法器
- Verilog 学习笔记-第二章Verilog 基础知识
- 【Verilog HDL 训练】第 09 天（按键消抖）
- Verilog 中的 function
- Verilog 中输入输出信号的类型？
- 【 Verilog HDL 】赋值冲突问题
- 【 Verilog HDL 】正确的变量访问思路
- 【 Verilog HDL 】清晰的时序逻辑描述方法之计数器的描述范例
- 【 Verilog HDL 】避免出现锁存器的组合电路描述方式
- 【 Verilog HDL 】寄存器数据类型（reg）与线网数据类型（wire，tri）
- 【 Verilog HDL 】基本运算逻辑的Verilog HDL 模型
- 【Verilog HDL】参数（Parameter）的作用案例
- Verilog HDL关于阻塞和非阻塞赋值的使用
- verilog RTL编程实践 笔记 第六课
- Verilog 和 C 区别
- (笔记)在Quartus II与ModelSim下仿真，对计数初值的设置问题(ModelSim)(Quartus II)(Verilog)
- Verilog $random用法 随机数
- verilog：可综合的function
- [Verilog]在module中使用$display()函數打印文件路徑和行號
- [Verilog]同步FIFO案例 --- 参数化的module