想在顶层模块中调用下层模块，在顶层模块中写了include语句，可是出现module can not be declared more than once的错误，请问怎么解决？求高手指点。。。
------解决方案--------------------------------------------------------
You don't have to use the include statement to include those submodules again.
详细解决方案
verilog中调用其他模块出现有关问题
热度：7068 发布时间：2013-02-26 00:00:00.0
想在顶层模块中调用下层模块，在顶层模块中写了include语句，可是出现module can not be declared more than once的错误，请问怎么解决？求高手指点。。。
------解决方案--------------------------------------------------------
You don't have to use the include statement to include those submodules again.
相关解决方案
- verilog 中的有关问题
- verilog 32x1 选择器解决思路
- verilog 32x1 选择器,该如何解决
- verilog 菜鸟的有关问题
- verilog 的一个语法，其中的parameter N = 2*M 什么意思？该怎么处理
- verilog crc小程序有关问题
- verilog hdl的编译器,该如何解决
- 用VHDL 语言或 Verilog HDL 语言设计一模块，具有计算增量式码盘走过脉冲数和鉴相功能。解决方案
- verilog-电平信号触发16进制计数器,该怎么解决
- fpga verilog 8位加法器,该如何解决
- fpga verilog 八位加法器
- vim插件 verilog begin end 匹配
- FPGA延时(Verilog HDL)
- [2021-07-18]Verilog HDL语法总结
- Verilog HDL的语言--运算符,变量
- Verlog HDL学习笔记2——Verilog HDL的基本语法
- Verlog HDL学习笔记1——Verilog HDL的基本单元模块
- (Verilog)Moore和Mealy型有限状态机(FSM)实现序列检测(10010)
- Verilog HDL|实验项目六例
- Zedboard：PL端点亮LED灯（Verilog）
- Verilog 学习笔记-第二章Verilog 基础知识
- Verilog 中~与！ 表示not的区别
- FPGA入门开发完整流程（Vivado2020+Verilog）
- Verilog `include语句
- Verilog TaskGenerate
- Verilog Feature
- Verilog always和assign知识点
- Verilog 逻辑值
- Verilog Module知识点
- Verilog Vector知识点